지난 포스팅
2020/07/29 - [ESD engineering] - CDM specification Issues - CDM spec을 높인다고 불량률이 떨어질까? 1)
CDM specification Issues - CDM spec을 높인다고 불량률이 떨어질까? 1)
IC(부품) 품질 수준을 개선한다고 HBM이나 CDM specification을 높이자고 제안하는 회사가 많다. 특히 SET 업체가 요청하는 경우가 있는데, 앞에서 포스팅 했듯이 SET ESD level 부품 ESD level은 전혀 다르다.
tozest.tistory.com
CDM이 낮은 제품 불량분석
설계이슈 및 실패
90nm 에서 고속 interface 성능을 위해선 low capacitance ESD IO가 필요합니다.
Low capacitance solution = Low CDM
따라서 device 의 pin은 CDM에 취약했습니다.
일정 전류 이상의 CDM discharge 에선 IO damage가 예상됐습니다.
이런 예상은 FA 분석결과와 일치합니다.
필드(제조라인)에서 낮은 CDM device 영향
140 pin BGA에서 출하 67M중 30개의 불량이 발생했습니다.
이 제품의 CDM 성능은 125V 이하였습니다.
부족한 ESD 성능으로 인해 IO gate에서 불량이 발생했습니다.
CDM 125V 재현실험으로 불량과 같은 곳에서 damage를 확인했습니다.
제조라인에 Advanced CDM control (ESD control)을 적용한후 105M 출하에서 불량이 발생하지 않았습니다.
낮은 CDM 제품에서도 ESD control을 잘하면 불량이 발생하지 않습니다.
CDM level이 높은 제품 불량 분석
TQFP 100에서 36M 출하량중에 409개 불량이 발생했습니다.
이제품의 CDM은 1000V 였습니다.
분석결과 metal이 녹아 있습니다.
불량 원인은 CDM이 아닌 EOS 입니다.
CDM이 중간인 부품 불량 분석
1681LGA는 320개의 High speed pins을 가지고 있습니다.
HS pin은 320V CDM, 나머지 pin들은 500V 입니다.
일부 고객에서 불량이 들어와 분석 결과 EOS damage만 있었습니다.
CDM 300V pin(HS pins) 에선 불량이 없었습니다.
CDM 500V 이상의 Power Supply pin에서 EOS로 인한 불량만 있습니다.
EOS 불량은 CDM level과 연관이 없습니다.
시장 불량분석에서 얻은 결론
EOS/ESD 불량은 CDM <100V 부터 >2000V 까지 level에 관계 없이 발생했습니다.
불량분석결과 CDM damage 로 분류된 불량은 CDM level이 낮은 pin에서 발생했습니다.
확인된 CDM 유형불량은 IC 공급업체의 새로운 취급/테스트 프로세서에서 물량이 급증할때 종종 발생했습니다.
그 시기에는 500V 이상 CDM robustness를 갖고 있는 IC에서도 불량이 발생했습니다.
불량 매커니즘을 고려한 적절한 ESD control로 문제를 해결할 수 있습니다. 일반적으로 낮은 투자비용과 작은 노력만이 필요합니다.
필드에서 발생하는 CDM 불량은 생산량이 갑자기 증가될때 많이 발생합니다. ( 생산물량을 맞추기 위해 IC 취급부주의)
이것은 ESD control로 해결해야 합니다.
사례연구에 따르면 FAR 데이터의 많은 필드불량이 EOS 또는 Charged Board Events(CBE)로 인해 발생했습니다.
CDM 이 약한 pin과 EOS fail간의 상관관계는 관찰되지 않았습니다.
On-chip CDM 보호설계로는 EOS 및 CBE 불량을 해결할 수 없습니다.
CDM qulification은 EOS,CBE 보호 요구를 기반해서는 안됩니다. --> EOS,CBE 보호 목적으로 CDM qualification level을 높이면 안된다.
Summary - HBM vs CDM
HBM의 경우 기본 ESD 제어 조치로 EPA에서 IC 구성요소의 안전한 취급을 보장할 수 있다는 건 잘 알려져 있습니다.
그러나 CDM 의 경우 EPA특정 처리 프로세스에 대한 추가 제어 장치가 필요 할 수 있습니다.
CDM에 대한 추가 조치에는 제조 환경에서 절연체의 충전을 제어 하기 위한 요구사항이 포함됩니다.
Factory CDM control에 기반한 새로운 CDM 분류
CDM 보호 설계 제약
향상된 IC 성능요구와 패키지가 커지고, 파워소모를 줄이기 위해 미세공정으로 진행됨에 따라 CDM 보호 설계에 심각한 제약이 생겼습니다.
이러한 제약은 고속 인터페이스를 갖는 고용량 패키지에 더욱 영향을 크게 줍니다.
기술 및 성능 제약으로 인해 이전 표준인 500V CDM을 유지 할 수 없습니다.
CDM Qualification Roadmap - 2020년 현재 Microprocessor의 경우 250V
