반도체 부품의 ESD 수준이 높으면 System에 적용했을때도 충분히 견고할거라는 오해가 있다.
왜 부품 ESD 특성이 System level에서 반영되지 않는지 살펴보고, 각 단계마다 다르게 적용해야하는 ESD 보호 방법에 대해 알아보자.
일반적인 인식은, 높은 부품 ESD 특성이 (예: Human body model(HBM))가 강건한 시스템 ESD level(IEC)을 위한 필수 조건이라는 것이었다.
그림 1과 같이 시스템 수준 ESD와 부품 ESD는 서로 상관관계가 없다.
사실, 시스템 수준에서 높은 ESD 특성을 얻으려면, 노트북, 휴대폰, 프린터 및 가정용 컴퓨터와 같은 전자 시스템의 ESD 보호 요구 사항을 다루기 위해 더 깊은 이해가 필요한 복잡한 문제다.
이런 복잡성은 범용 직렬 버스(USB)와 같은 외부 인터페이스를 외부 세계에 보호해야 하기 때문에 발생한다.
시스템 수준 ESD 고장을 분류하고 공통 용어를 제공하기 위해 다음과 같은 세 가지 범주를 도입했다.
- SEED Category 1 (physical damage due to pulse energy)
- SEED Category 2 (damage or interference of function due to transient latch-up)
- SEED Category 3 (interference of function by noise or bursts on supply net and signal lines)
* SEED : System-efficient ESD design
HBM과 CDM은 모두 소자(Component)를 대상으로 Unpower, 즉 전압을 인가하지 않고 수행하는 테스트이고, 제조 공정 중 반도체 소자가 정전기로 인해 파괴될 수 있는 수준은 어느 정도인지 파악하기 위해 만들어진 표준이다.
시스템/세트 수준(System Level, IEC) 테스트는 정상적인 전압을 인가한 파워 온(Power On) 테스트이며, 반도체 소자를 포함하여 완성된 전체 시스템(예를 들면 노트북 컴퓨터, 데스크톱 컴퓨터, LCD 모니터, 완성된 자동차 등)에 펄스 스트레스를 가한다.
소자 불량이 아니라 전체 시트템의 오동작이나 리셋, 전원 리부팅 등과 같은 일이 발생하는가를 모니터링하는 개념의, 전혀 다른 수준의 테스트 결과를 기대하게 된다. 그래서 소자 수준이 아닌, 시스템 수준의 ESD 테스트라고 구분해서 말한다.
ESD측면에서 Component 와 System이 연관이 없는 이유를 정리하면, 아래와같다.
• HBM & CDM 회로 설계 시 회로에 전원이 공급되지 않는 것으로 가정한다. System은 전원을 공급한다.
• HBM 및 CDM은 Softfailure이 없다.
• HBM & CDM 회로 설계 시 외부 구성 요소가 없는 것으로 가정하지만, 시스템 level ESD는 모든 구성 요소와 보드 설계의 영향을 받는다.
HBM을 더 높게 설계하는 것이 시스템 보호 설계에 유리하지 않은 이유는 무엇인가?
EM scanning tool을 이용한 Softfailure를 막기위한 대책도 추가돼야 한다.
System level ESD 보호하기 위한 한가지 방법은 외부 pulse 유입경로에 TVS diode 연결하는 것이다.