Human body mdoel(HBM), Machine model (MM), Charged device model(CDM), IEC 61000-4-2와 같은 많은 ESD 표준은, ESD 견고성을 평가하고, 보장하기 위해 개발되었다.
하지만, 이러한 표준간의 차이를 정확히 이해 하지 못하고, 개념을 섞어서 사용하는 경우가 많아
ESD 보호가 잘 된(그렇게 생각) system이 사용중에 불량이 발생하기도 한다.
더 나은 제품 신뢰성을 보장하기 위해,
오늘날의 설계 엔지니어는 제조 환경과 시스템 최종 사용자 환경 ESD 테스트 사이의 중요한 차이점을 이해하는 것이 중요하다.
대부분의 설계자는 회로에 적용되는 고전적인 장치 수준 제조 시험에 익숙하지만, HBM과 IEC 61000-4-2 표준을 자주 오해한다.
이 두 가지 매우 다른 표준은 매우 다른 목적을 위해 설계되었다.
엄격한 IEC 61000-4-2 표준만이 실제 ESD 스트레스 조건에서 전자 제품의 ESD 취약성을 걸러내고 개선할 수 있다.
본 논문의 목적은 HBM과 IEC61000-4-2 표준 및 시험 방법의 목적과 기본적인 차이를 기술하는 것이다.
변화하는 ESD 환경: ESD 이벤트 증가, 온칩 보호 감소
세 가지 중요한 변화가 오늘날의 전자 기기의 ESD 취약성을 증가시키는 데 기여했다.
1) 미세공정추세 : 90 nm 이하(논문당시, 2020년은 4nm 이하임) 로 감소함에 따라 이러한 장치에 ESD 관련 고장을 일으킬 수 있는 전압 및 전류 레벨도 감소한다.
ESD 손상은 과도한 전압, 고전류 레벨 또는 둘 모두의 조합으로 인해 발생할 수 있다.
높은 전압은 게이트 산화 펀치 스루(funch-through)를 유발하는 반면, 과도한 I2R(I 제곱 R) 레벨은 단선과 metal을 녹일 수 있다. 미세공정으로 갈 수록, 이런 고장을 일으킬 수 있는 전압과 전류 레벨도 감소한다.
당연히, ESD 보호하기도 어려워 진다.
2) 회로내 ESD 보호 장치 감소 : Industry Council 노력의 초점은 주로 제조 환경에 적절한 수준의 ESD 보호를 제공하기 위한 온칩 ESD 보호 수준을 줄이는 것이다. (HBM 2000V 에서 1000V로 하향, CDM 기준 500V 에서 250V로 하향)
하지만, 시스템 수준의 ESD 보호는기존 수준을 유지해야 한다고 제안한다.
3) 변화하는 애플리케이션 환경 : 통제되지 않는 환경(예: 손목 접지 스트랩 또는 전도성 및 접지된 테이블 표면 없음)에서 사용되는 노트북, 휴대폰, MP3 플레이어, 디지털 카메라 및 기타 휴대용 모바일장치들이늘어나고있다.
이러한 환경에서는 케이블을 연결하고 분리하는 동안 I/O 커넥터 핀을 만지는데, 기기 사용자가 플러그를 꽂을 때 지속적인 ESD 스트레스를 받는다.
합성 카펫을 가로질러 걸어가 디지털 TV 외부에 노출된 포트를 만지는 단순한 행위는 35 kV 이상의 ESD 방전을 초래할 수 있다.
제조환경에서의 ESD 표준
IC는 본질적으로 ESD 손상에 취약하다.
이러한 손상은 IC를 보드와 완성된 시스템, 포장 또는 현장에서 조립하는 과정에서 발생할 수 있다.
제조 환경에서 ESD에 대한 IC 등급을 매기는 몇 가지 방법이 있다.
• HBM - 이 표준은 시험 대상 회로를 통해 사람이 맨 손가락에서 접지로 충전 및 방전
• MM - 충전된 제조 기계를 장치를 통해 접지로 배출
• CDM - 접지된 금속 표면으로 충전 및 방전
제조 환경에서 IC ESD 테스트 목적은 시스템 레벨 테스트와 매우 다르다.
HBM, MM 및 CDM 테스트는 IC가 제조 프로세스에서 살아남는지 확인하기 위한 것이다. 일반적으로 제조업체는 완성된 시스템으로 조립되어도 생존할 수 있는 충분한 보호장치만을 설계한다.
Package, 최종 시험, 보드 조립 시설로의 선적, 회로 기판 배치 및 납땜 프로세스는 장치가 노출되는 ESD stress 수준을 제어된 ESD 환경에서 수행된다고 가정한다.
제조 환경에서 IC는 2 kV HBM만 살아남도록 지정되지만, 일부는 8 kV까지 높게 지정되기도 하고, 또 다른 일부는 특히 매우 미세 공정에서는 500 V 이하가 될 수도 있다.
이런 낮은 수준의 HBM은 보통 공장 바닥의 제어된 ESD 환경에 충분하지만, 시스템 수준 시험에는 부적합하다.
전압과 전류 모두 ESD stress 수준은 최종 사용자 환경에서 훨씬 더 클 수 있다.
이 때문에 업계에서는 시스템 수준 ESD 테스트에 대해 다른 테스트 표준을 사용한다.
이 표준은 IEC 61000-4-2 이라고 부른다.
IEC 61000-4-2: The ESD Standard for System Level Testing
IEC 표준은 시스템 최종 사용자 환경에서, 사람에게 충전된 전하가 시스템으로 방전되는 상황을 평가하는 시험이다.
System level 테스트의 목적은 완제품이 정상 작동에서 살아남을 수 있는지 확인하는 것이며, 일반적으로 제품 사용자는 제품에 대한 ESD stress 를 낮추기 위해 ESD 예방조치를 취하지 않을 것으로 가정한다.
IEC 61000-4-2 표준은 두 가지 다른 시험 방법을 사용하여 네 가지 level로 구분하여 ESD 보호정도를 나타낸다.
Contact discharge는 ESD 테스트 건에서 ESD 펄스를 직접 방출하고 테스트 대상 장치와 접촉하는 과정이 포함된다.
단, Contact discharge 시험이 불가능한 경우 Air discharge 하는 대체 시험 방법을 제공한다.
이 표준은 각 레벨이 동등한 것으로 간주되도록 정의되며, 레벨 4 8 kV의 contact discharge는 15 kV의 Air discharge 에 해당한다.
HBM과 IEC 61000-4-2 표준 사이에는 몇 가지 차이점이 있다.
가장 중요한 차이점은 다음과 같다.
• 전압 평가시, 방출되는 전류 및 I2R 전력의 양
• 전압 평가시, 전압 상승 시간
• 시험에서 반복되는 전압 평가 횟수
전압평가시 시 방출되는 전류 및 I2 R 전력량
이 두 표준의 주요 차이는 최고 전류 레벨이다.
표 3과 같이 8K HBM 평가시 방전되는 피크 전류는 5.33A으로 ,
2KV IEC 61000-4-2 평가시 방전되는 피크 전류 7.5A 보다 적으며,
8 kV(공통 시스템 수준 ESD 요건) IEC 61000-4-2 평가에서 피크 전류는 대부분의 고성능 반도체가 견딜 수 있도록 설계된 것보다 22배 이상 높다.
전류의 차이는 ASIC가 ESD stress에서 살아남을지에 매우 중요하다.
높은 전류 레벨은 Juction failure가 발생하거나 메탈을 녹일 수있기 때문에, 8 kV HBM으로 보호되는 칩은 2 kV IEC 61000-4-2 stress 의해 파괴될 수 있다.
이 때문에 시스템 설계 엔지니어는 시스템이 최종 고객에게 인도된 후 ESD 파업에서 살아남을지 여부를 판단하기 위해 HBM 등급에 의존하지 않는 것이 중요하다.
전압 상승 시간
이러한 표준 간의 또 다른 주요 차이점은 전압 상승 시간이다.
HBM 모델은 상승 시간을 25ns로 지정한다. IEC 펄스는 상승 시간이 1ns 미만이고 처음 30ns에서 대부분의 에너지를 소산한다.
보호 회로가 동작하는데 25ns가 걸리는 경우, HBM 사양만 만족하는 IC는 파괴될 수 있다.
Waveform에서 반복되는 전압 spike 횟수
HBM과 IEC 표준의 또 다른 차이점은 시험 중 사용한 spike 횟수다.
HBM 표준은 단 한 번의 positive 및 단일 negative spike 있는 반면에,
IEC 61000-4-2 테스트에서는 3번의 poitive spike와 , 3번의 negative spike가 있다.
1차 spike 에서 살아남을 수 있지만, 2~3차 spike에서 불량이 발생할 수 있다.
오늘날의 애플리케이션 환경에서 시스템은 수명 동안 많은 stesss를 받을 수 있으며,
시스템 벤더는 IEC 61000-4-2 표준에 명시된 최소 3개 이상의 spike로 시스템을 시험한다.
잘못된 마케팅 사양 주의
일부 반도체 공급업체들은 현재 "IC ESD" 등급을 높이고 있으며, 시스템 설계자들을 혼란스럽게 하고 있다.
이러한 공급업체 중 일부는 고객을 오도하기 위해 어떤 표준을 사용하여 기기를 테스트했는지에 대해 언급조차 하지 않았으며, 이는 IC ESD 보호회로만 있으면, 외부 ESD 보호장치가 필요없다는 것을 의미한다.
시스템 설계자는 장치의 ESD 수준을 평가하는 데 어떤 표준을 사용했는지 확인하는 것이 중요하다.
요약
시스템 설계자는 다양한 ESD 시험 표준 간의 차이점을 숙지해야 한다.
HBM 및 CDM과 같은 제조 환경에서 IC를 보호하는 데 사용되는 정격은 IEC 61000-4-2와 같은 시스템 수준 ESD 시험과 동일하지 않다.
각 표준은 정당한 목적을 가지고 있지만, 이러한 표준을 잘못 적용하면 설계 지연 및/또는 제품 반품이 발생할 수 있다. 시스템 수준 ESD 등급의 경우 항상 IEC 61000-4-2 표준을 사용해야 한다.
출처 : https://www.onsemi.cn/PowerSolutions/document/TND410-D.PDF